

Висновки

Запропоновано новий метод тестування програмного забезпечення, що дозволяє зменшити кількість тест кейсів, які повинні бути створені та виконані. Це метод може бути застосовано для unit, інтеграційного та системного тестування, а також тестування прийому.

Крім того розроблений підхід, який є особливо актуальний в задачах з великою різноманітністю вхідних параметрів. Основними його перевагами є

- ефективно підвищення швидкості процесу тестування;
- можливість розвитку розробленого тест-плану після внесення змін до проекту;
- можливість зменшення вартості програмного продукту, що розробляється, за рахунок зменшення витрат на його тестування.

Література

1. Дідковська М.В. Тестування: Основні визначення, аксіоми та принципи. Текст лекцій. Частина I / Дідковська М.В., Тимошенко Ю.О.
2. IEEE Standard 610.12-1990, "IEEE Standard Glossary of Software Engineering Terminology".
3. Бейзер Б. Тестирование черного ящика. Технологии функционального тестирования программного обеспечения и систем / Б. Бейзер. — СПб: Питер, 2004. — 320 с.
4. Дейкстра Э. Дисциплина программирования / Э. Дейкстра ; пер. с англ. И. Х. Зусман ; ред. Э. З. Любимский. — М. : Мир, 1978. — 275 с.
5. Канер С. Тестирование программного обеспечения. Фундаментальные концепции менеджмента бизнес-приложений: Пер. с англ. / Сэм Канер, Джек Фолк, Енг Кек Нгуен. - К.: ДиаСофт, 2001. - 544 с.
6. Copeland L. A Practitioner's Guide to Software Test Design / Lee Copeland // Artech House, 2004. - 276.
7. Berger B. Efficient Testing with All-Pairs / Bernie Berger // STAREast 2003 International Conference on Software Testing, 2003.

References

1. Didkovska M. Testing: Basic definitions, axioms and principles. The text of the lectures. Part I / Didkovska M., Timoshenko Yu.
2. IEEE Standard 610.12-1990, "IEEE Standard Glossary of Software Engineering Terminology".
3. Beizer B. Black box testing. Technology functional testing of software and systems / B. Beiser. - St.-P.: Peter, 2004. - 320.
4. Dijkstra E. Discipline Program / E. Dijkstra trans. from English. IH Zussman, ed. EZ Lyubimsky. - New York: Wiley, 1978. - 275.
5. Kaner C. Software Testing. Fundamental concepts of management of business applications: Per. from English. / Sam Kaner, Jack Falk, Yong Keck Nguyen. - K.: DiaSoft 2001. - 544.
6. Copeland L. A Practitioner's Guide to Software Test Design / Lee Copeland // Artech House, 2004. - 276.
7. Berger B. Efficient Testing with All-Pairs / Bernie Berger // STAREast 2003 International Conference on Software Testing, 2003.

Рецензія/Peer review : 13.7.2013 р.

Надрукована/Printed :21.12.2013 р.

УДК 621.396.662

О.І. ПОЛІКАРОВСЬКИХ

Хмельницький національний університет

І.В. ТРОЦИШИН

Одеська національна академія зв'язку ім. О.С.Попова

ПРИНЦИПИ ПОБУДОВИ СТРУКТУРНИХ ОДИНИЦЬ ПЕРСПЕКТИВНИХ ПРЯМИХ ЦИФРОВИХ СИНТЕЗАТОРІВ ЧАСТОТИ

Розглянуто принципи побудови прямих цифрових синтезаторів частоти із фазовим ядром на основі суматора у базисі Галуа. Розглянуто математичні моделі та структури спеціалізованих структурних одиниць прямих цифрових синтезаторів частоти на основі модулярної арифметики.

Ключові слова: : обчислювальний синтезатор частоти, модулярна арифметика, суматор, поле Галуа

O.I. POLIKAROVSKYKH

Khmelnytsky National University

I.V. TROCISHIN

Odessa National Academy of Telecommunications named after O.S.Popov

PRINCIPLES OF CONSTRUCTION OF STRUCTURAL UNITS FOR DIRECT DIGITAL FREQUENCY SYNTHESIZER

Principles of construction of the direct digital frequency synthesizer with phase core-based adder in the Galois basis was discussed. The mathematical model and the structure of specialized structural units of direct digital frequency synthesizers based on modular arithmetic was discussed.

Keywords: Galois field, modular arithmetic, direct frequency synthesizer (DDS).

Постановка задачі

Прямі цифрові синтезатори частоти відіграють важливу роль у сучасних радіоелектронних

пристроїв. Це забезпечується багатьма значними перевагами: швидкість переналаштування частоти, висока розрізняльна здатність, широка синтезована смуга частот. Багаторівневі DDS у силу своєї, технологічності, надійності, можливості мікромініатюризації та унікальності технічних характеристик (нерозривність фази під час перемикання з частоти на частоту, можливість формування сигналів складної форми, цифрове керування амплітудою, частотою та фазою вихідного коливання) на сьогодні знайшли застосування у системах зв'язку. Особливо перспективним є використання DDS у радіотехнічних системах передачі інформації з підвищеною завадостійкістю та захищеністю. Одним з обмежуючих факторів за максимальною швидкістю та якісним спектральним складом таких синтезаторів є швидкість окремих арифметичних операцій в ядрі цифрового синтезатора.

Задачу підвищення швидкості та надійності обчислень у прямих цифрових синтезаторах частоти (DDS) можна розглядати з двох сторін. З одного боку це апаратний рівень, фундаментальними обмеженнями на якому є технічні можливості створення елементної бази – зменшення розмірів кристалів, збільшення частоти синхронізації (тактової частоти), вирішення проблем тепловідведення та ін. Багато в чому цей рівень визначається сучасним станом фундаментальних наук, перш за все, фізики. З іншого боку це – математико – алгоритмічний рівень обчислень, і фундаментальними обмежуючими факторами тут виступають, в числі інших, необхідність послідовного обчислення, коли наступний етап (крок) частково або повністю залежить від попередніх кроків. Навіть найпростіші арифметичні операції додавання і множення при реалізації їх обчислювачами з архітектурою фон – Неймана здійснюються побітно, і обчислення кожного наступного біта залежить від результату операції над попередніми бітами (у даному випадку це знак переносу – carry sign), існують і інші обчислювальні архітектури, в яких акцент зроблено на паралельність і масовість обчислень. Велику популярність зараз мають нейронні мережі, які, володіючи алгоритмічною універсальністю машини Тьюринга, вже довели своє перевагу в слабо формалізованих завданнях, пов'язаних з необхідністю навчання. Використання системи залишкових класів (СЗК) і модулярних обчислень дозволяє істотно збільшити швидкість арифметичних обчислень за рахунок паралельного виконання операцій над залишками. Сучасна апаратна база дозволяє також замінювати арифметичні операції над залишками одноктактним і табличними вибірками. Довгий час модулярна арифметика розглядалася як цікаве, але суто теоретичне питання через складність виробництва обчислювальних структур для її реалізації. Сучасний розвиток технології інтегральних схем зробило можливим використання модулярної арифметики у багатьох областях цифрової обробки сигналів, розпізнавання образів і інших завдань, що вимагають інтенсивних обчислень переваги реалізації синтезаторів прямого цифрового синтезу (DDS) у кінцевих полях досягається заміною суматорів (а у деяких випадках перемножувачів) еквівалентними схемами, котрі за певних умов дозволяють значно економити апаратні ресурси і реалізувати синтезатори з покращеними параметрами.

Одним з розв'язків поставленої задачі може бути реалізація синтезаторів в кінцевих полях (полях Галуа) [1].

Аналіз досліджень та публікацій

Як у нашій країні, так і за кордоном існують досить успішні спроби побудови обчислювачів, що функціонують на основі апарата модулярної арифметики. В 70-80-і роки були проведені значні теоретичні дослідження в цій області [2, 4, 5] і розроблений ряд високоефективних обчислювальних систем на їхній основі. Однак цей напрямок стримувався недосконалістю елементної бази, а також методологією проектування пристроїв, принципово орієнтованих у той час на двійкову систему числення.

Сучасний розвиток інтегральної схемотехніки дозволяє по-новому поглянути на принципи побудови пристроїв із застосуванням модулярної арифметики й надає широкі можливості по використанню нових методів проектування (наприклад, методологія проектування систем на кристалі – SoC) як при розробці окремих обчислювальних блоків, так і систем у цілому. Інтегральна технологія дає можливість більше гнучкого проектування й дозволяє реалізовувати пристрою на основі модулярної арифметики настільки ж ефективно, як і на основі двійкової системи числення. Крім того, у цей час широке поширення одержали різного роду системи автоматизованого проектування (САПР) для підвищення ефективності розробки пристроїв. Щодо цього, проектування пристроїв на основі модулярної арифметики також нічим не відрізняється від розробки за допомогою даних САПР двійкових блоків.

Варто помітити, що в пропонованому підході модулярна арифметика не протиставляється двійковій, а служить як би її розширенням, що дозволяє ефективно вирішувати певний клас спеціалізованих завдань. Тому найбільш ефективним, у цьому випадку, представляється підхід, що сполучає в собі комбіноване застосування модулярної арифметики й двійкової системи числення при побудові керуючих систем. При цьому, наприклад, керування всієї системи може здійснюватися звичайними двійковими командами й блоками, а обробка даних виконується на основі модулярного представлення. Таким чином, використання достоїнств і переваг модулярної арифметики, поряд із традиційними двійковими методами побудови керуючих систем, приводить до підвищення продуктивності пристрою в цілому.

Перед тим, як визначити клас завдань, для яких застосуємо даний математичний апарат, необхідно проаналізувати переваги й недоліки використання модулярної арифметики.

Розглянемо принципи представлення цілих чисел у модулярній арифметиці. При організації обчислень із застосуванням модулярної арифметики будь-яке ціле число представляється як упорядкований набір залишків у відповідному базисі взаємно попарно простих чисел, названих модулями. Покладемо,

позитивне ціле число A перебуває в діапазоні $0 \leq A < N$ й нехай $\{m_1, m_2, \dots, m_p\}$ є вихідним базисом взаємно попарно простих модулів. При цьому добуток модулів M повинне перекривати діапазон представлення числа A , тобто $M = \prod_{i=1}^p m_i \geq N$ – це область чисел, над якими можна виконувати операції модулярної арифметики. У цьому випадку, ціле число A однозначно представляється відповідним набором відліків відповідно до формули (1):

$$A \xrightarrow{\{m_1, m_2, \dots, m_p\}} \{a_1, a_2, \dots, a_p\}, \quad (1)$$

де $a_i = |A|_{m_i}$ для $i = 1, 2, \dots, p$.

Від'ємні цілі числа також мають модулярне представлення, але при цьому діапазон представлення таких чисел відповідає інтервалу, симетричному щодо нуля. Для від'ємного числа обчислюється його доповнення до M , а потім це доповнення представляється в модулярному виді відповідно до формули (1).

Арифметичні операції додавання, віднімання й множення можуть бути легко виконані, якщо їхні результати вкладаються між 0 і добутком модулів M . У цьому випадку, для двох операндів A й B , представлених відповідними наборами залишків $\{a_1, a_2, \dots, a_p\}$, $\{b_1, b_2, \dots, b_p\}$, позначивши символом " \diamond " кожен з операцій додавання, вирахування й множення, одержимо:

$$A \diamond B = \{a_1, a_2, \dots, a_p\} \diamond \{b_1, b_2, \dots, b_p\} = \{y_1, y_2, \dots, y_p\} = Y,$$

де $y_i = |a_i \diamond b_i|_{m_i}$.

Як видно з формули (2), арифметичні операції додавання, віднімання й множення виконуються з залишками істотно меншої розрядності, у порівнянні з вихідними даними, і незалежно один від одного.

Таким чином, можна виділити дві основних "природних" переваги модулярного представлення:

- по-перше, арифметичні операції додавання, вирахування й множення виконуються без переносів, на відміну від звичайного позиційного представлення чисел;
- по-друге, для кожного значення модуля m_i арифметичні операції виконуються з парою відповідних залишків малої розрядності паралельно й незалежно друг від друга, а процес обчислень із даними малої розрядності природно забезпечує збільшення швидкодії всього пристрою.

Наряду із зазначеними основними перевагами модулярної арифметики можна виділити ряд переваг, що ставляться до інтегрального виконання пристроїв, реалізованих із застосуванням апарата модулярної арифметики [4]:

- незалежність кожного каналу по окремому модулі забезпечує значну гнучкість при топологічному проектуванні й плануванні кристалу;
- трасувальні з'єднання поширюються тільки усередині окремого каналу для кожного модуля, що виключає наявність довгих трас й, як наслідок, забезпечує деяке зменшення споживаної потужності й зменшення затримок по критичних шляхах;
- поліпшується трасування ланцюгів тактових частот усередині каналів для кожного модуля, при цьому ланцюги тактових частот мають меншу розфазировку. Це, у свою чергу, приводить до зменшення пікових викидів по ланцюгах синхронізації;
- реалізація таких пристроїв на основі ПЛІС, що мають менші вентиляльні ресурси, може бути легко перепланована й розміщена в кілька кристалів;
- при необхідності, введення додаткових надлишкових каналів забезпечує можливість побудови відмовостійких систем без повного дублювання.

Наведені особливості інтегрального виконання пристроїв на основі модулярного представлення означають, що при їхньому аналізі й порівнянні зі звичайним позиційним, не можна обмежуватися звичайним зіставленням по швидкодії й займаній площі. Необхідно також урахувати зазначені фактори, тому що вони дуже важливі при розробці високопродуктивних систем, у тому числі функціонуючих у реальному часі.

Тепер проаналізуємо більш докладно, які ж недоліки властиві модулярному представленню.

Однієї з основних проблем є складність виконання операції розподілу. Відношення A/B може не бути цілим числом, а якщо і є таким, то в загальному випадку не можна знайти його модульне представлення, обчислюючи a_i/b_i по модулі m_i для кожного i .

Також важко виконувати операції порівняння для різних модулярних представлень $\{a_1, a_2, \dots, a_p\}$ й $\{b_1, b_2, \dots, b_p\}$. Це приводить до проблеми контролю переповнень (тобто перевірки виходу результатів за межі інтервалу від 0 до M).

Слід зазначити, що для забезпечення сумісності з існуючими двійковими системами й двійковим представленням даних, модулярні обчислювачі повинні мати, відповідно, прямий перетворювач у модулярне представлення й зворотний перетворювач у двійкову систему числення. Перетворювачі також

можуть вносити значний вклад як в апаратні витрати, так і швидкодія таких пристроїв. Крім того, основні модулярні операції є більше складними в реалізації й витратними з погляду займаної площі й швидкодії чим аналогічні двійкові.

Зазначені недоліки значно обмежують області застосування модулярної арифметики й тому такі системи рідко реалізуються в машинних блоках загального призначення. Але можна виділити цілий ряд спеціалізованих додатків, реалізація яких із застосуванням модулярної арифметики представляється найбільш ефективною. До таких додатків, у загальному випадку, ставляться або пристрою, де основна частка обчислення доводиться на операції множення в сполученні з додаванням і вирахуванням, або системи підвищеної надійності. Приведемо можливі області застосування, де модулярне представлення може бути ефективно використано:

- системи цифрової обробки сигналів (ЦОС), цифрові фільтри;
- спеціалізовані обчислювачі для рішення завдань лінійної алгебри;
- побудова відмовостійких комп'ютерних систем;
- апаратна реалізація спеціалізованих криптографічних алгоритмів і систем, побудова спеціалізованих блоків шифрування.

У даній роботі автор використовує модулярне представлення при побудові прямого цифрового синтезатора частоти (DDS – Direct Digital Synthesizers). У синтезаторах DDS широко використовуються у якості функціональних елементів – накопичувальні суматори та перемножувачі, див. рис. 1. На ньому представлена функціональна схема сучасного синтезатора AD9958 фірми Analog Devices [7]. Як ми бачимо, навіть для двоканального синтезатора кількість суматорів високої розрядності (32 біта) досягає 6, також синтезатор містить 2 10-бітних перемножувача. Кожен із суматорів, на рівні з перемножувачами, має містити схему прискорення сигналів переносу, що призводить до надзвичайного зростання кількості елементів на кристалі, ускладнює взаємозв'язки між елементами, призводить до зростання енергоспоживання інтегрального синтезатора. Так для синтезатора AD9958 фірми Analog Devices [7] загальна розсіявана потужність при формуванні однотонального сигналу у двох каналах синтезатора складає – 380 мВт, а при формуванні двох свіпуючих сигналів у двох каналах синтезатора – 420 мВт. Таке енергоспоживання досягається через застосування найсучаснішої елементної бази із живленням у 3 В, а безпосередньо ядро синтезатора живиться від 1,8 В. Величина енергоспоживання робить подібні синтезатори безперспективними у плані застосування у мобільних пристроях і пристроях з батарейним живленням. Необхідно також врахувати, що синтезований сигнал цього синтезатора досягає 200 МГц на один канал із подавленням спектральних викидів у 60 дБ. У разі збільшення максимальної тактової частоти до 400 МГц за тієї самої архітектури синтезатора призведе до зростання енерговиділення синтезатора у квадратичній залежності. Споживана потужність синтезатора квадратично залежить від опорної частоти $P \sim f^2$. Отже зрозуміло, що екстенсивний шлях розвитку прямих цифрових синтезаторів частоти вичерпаний. Зростання максимальних робочих частот, яких добивалися за рахунок зменшення проектних норм мікросхем і пониження напруги живлення цифрових блоків DDS, далі неможливий. Необхідно шукати нові підходи для побудови прямих цифрових синтезаторів частоти, тобто використати інтенсивний шлях розвитку.




Рис. 1 Функціональна схема синтезатора AD9958
(1 – 32-х бітний суматор, 2 – 10-ти бітний перемножувач)

Отже для високої ефективності суматорів та помножувачів, які є основними споживачами енергії

синтезатора, необхідно використовувати спеціально спроектовані для СЗК (систем залишкових класів) суматори і помножувачі.

Існує досить велика кількість підходів до реалізації суматорів за модулем m [8]. Далі будуть розглянуті найбільш типові і прості схеми підсумовування у СЗК (рис. 2).




Рис. 2. Модулярне сумування. (а) – за допомогою великої LUT таблиці; (б) – з попереднім звичайним сумуванням; (в) – без використання LUT таблиці

Перша з схем (рис. 2.а) обчислює модулярну суму $|x + y|_m$ за допомогою таблиці розміром $n \times 2^{2n}$, $n = \lceil \log_2(m) \rceil$. Для двох відповідних елементів просто вибирається відповідь із великої таблиці. Таке рішення добре підходить для випадків, коли довжина слова мала, наприклад, $n \leq 4$.

Для більших модулів, пам'ять LUT може набувати значних розмірів і тому інші схеми для підсумовування виявляються у цьому випадку більш раціональними. Структура (б) засновується на звичайному підсумовуванні $x + y$ та однієї таблиці, яка містить усі можливі значення для $|x + y|_m$. При цьому відчутно скорочуються розміри таблиці підстановки з $n \times 2^{2n}$ до $n \times 2^{n+1}$.

Третя схема (в) підсумовування є самою поширеною. У ній використовуються два суматора і мультиплексор для вибору результату у відповідності з виразом:

$$|x + y|_m = \begin{cases} x + y & 0 \leq x + y < m \\ x + y - m & m \leq x + y \end{cases} \quad (2)$$

Обчислення скалярних добутків відповідно до формули (3) є однією з основних операцій у цифровій обробці сигналів:

$$y = \sum_{i=1}^N a_i x_i \quad (3)$$

Системи такого типу охоплюють досить широкий клас пристроїв, у який входять як різного роду нерекурсивні цифрові фільтри, так й обчислювачі, що дозволяють вирішувати завдання лінійної алгебри [5, 6]. Ефективне використання модулярної арифметики в цьому випадку обумовлено особливостями архітектури подібних пристроїв, а саме, лінійною конвеєрною структурою обчислювачів.

Обчислення у формулі (3) включають операції множення й додавання, тому будь-яке представлення чисел, що забезпечує їх більше швидкодіючу реалізацію, викликає підвищений інтерес розроблювачів.

Розглянемо узагальнену структуру пристрою, що реалізує формулу (3) і побудованого із застосуванням апарата модулярної арифметики (див. рис. 1).

Загальна структура модулярного обчислювача, включає наступні основні блоки:

- перетворювач із двійкового представлення в модулярне представлення;
- обчислювачі по кожному з модулів, обраних для побудови пристрою;
- зворотний перетворювач із модулярного представлення у двійкову систему числення.

Слід зазначити, що в такій структурі пряме й зворотне перетворення досить виконувати тільки на вході й на виході довгого конвеєрного обчислювального блоку, що складає з обчислювачів, що функціонують паралельно. При цьому основний обсяг обчислень виконується в модулярній арифметиці й витрати на перетворення покриваються перевагами, надаваними застосуванням такого підходу. Для прямого цифрового синтезатора частоти зворотне перетворення у двійкову систему числення (базис Радемахера) не завжди є потрібною операцією. Якщо ми використаємо постійний запам'ятовуючий пристрій із відліками

синтезованого сигналу у базисі Галуа, то зворотне перетворення виявиться непотрібним. Що у 2 рази зменшить час необхідний на перехід від однієї системи числення у іншу.




Рис. 3. Узагальнена структура спеціалізованого обчислювача із застосуванням апарату модулярної арифметики

Очевидно, що ефективність усього пристрою багато в чому визначається характеристиками окремих його компонентів, а саме, методами реалізації прямого й зворотного перетворювачів із двійкового в модулярне представлення й навпаки, а також основних обчислювальних блоків – модулярних суматорів й помножувачів. Тому при використанні пропонованого підходу варто приділяти особливу увагу вибору й реалізації елементної бази для побудови пристрою, тому що невдале виконання його компонентів може звести нанівець всі переваги, що надає модулярна арифметика [7, 8].

Пряме перетворення із двійкового в модулярне представлення може бути здійснене за допомогою прямого перекодування з використанням таблиць станів (так званих look-up tables). Такий підхід доцільно застосовувати при наявності запам'ятовуючих пристроїв, а його використання для синтезу на основі довільної логіки вимагає більших апаратних витрат. Тому з метою зменшення займаної площі й мінімізації таблиць, застосовується комбінований підхід, заснований на використанні таблиць станів і модулярних суматорів. Двійкове представлення *n*-бітного числа *X* можна записати відповідно до формули (4):

$$X = \sum_{j=0}^{n-1} b_j 2^j = \sum_{j=0}^k b_j 2^j + \sum_{j=k+1}^{n-1} b_j 2^j, \tag{4}$$

де b_j має значення 0 або 1.

Для обчислення значення *X* по модулі m_i формула (4) приймає вид:

$$|X|_{m_i} = \left| \sum_{j=0}^{n-1} b_j 2^j \right|_{m_i} = \left| \sum_{j=0}^k b_j 2^j \right|_{m_i} \oplus_{m_i} \left| \sum_{j=k+1}^{n-1} b_j 2^j \right|_{m_i} \tag{5}$$

Структурна схема, що відповідає формулі (5) наведена на рис. 4.




Рис. 4. Структурна схема перетворювача із двійкового в модулярне представлення відповідно до формули (5)

Наведений алгоритм значно зменшує апаратні витрати на реалізацію таблиць станів, а модулярні суматори мають значно меншу розрядність відповідно до обраного базису модулів у порівнянні з розрядністю вихідного числа *X*.

Крім зазначених існують й інші методи побудови блоку прямого перетворення, засновані на

застосуванні модулярних мультиоперандних суматорів. При такій реалізації залежно від конкретного значення модуля таблиці станів або відсутні зовсім, або використовуються тільки для фінальної корекції результату й мають невеликий розмір. У свою чергу, модулярні мультиоперандні суматори будуються на основі відомих принципів побудови аналогічних пристроїв у двійковій системі числення, а саме за допомогою суматорів із запам'ятовуванням переносів (carry-save adder) і компресорів.

Зворотне відновлення числа з модулярного представлення у двійкову систему числення здійснюється по формулі (6), відповідно до наслідку "Китайської теореми про залишки" [3]:

$$X = \left\lfloor \sum_{i=1}^p x_i \times k_i^{-1} \times M / m_i \right\rfloor_M, \quad (6)$$

де k_i^{-1} визначається з умови $\left\lfloor k_i^{-1} \times M / m_i \right\rfloor_{m_i} = 1$.

Математичний алгоритм відновлення включає наступні стадії:

- обчислюється добуток модулів M ($M = m_1 \times m_2 \times \dots \times m_p$), при цьому складений модуль визначає динамічний діапазон відновлюваних чисел;

- для набору модулів $\{m_1, m_2, \dots, m_p\}$ обчислюється набір структурних чисел $\{k_1, k_2, \dots, k_p\}$, де $k_i = \left\lfloor M / m_i \right\rfloor_{m_i}$;

- для набору структурних чисел обчислюються числа, зворотні їм $\{k_1^{-1}, k_2^{-1}, \dots, k_p^{-1}\}$, де k_i^{-1} визначається з умови: $\left\lfloor k_i^{-1} \times k_i \right\rfloor_{m_i} = 1$.

- число відновлюється по формулі (6).

Для кожного модуля m_i значення $(k_i^{-1} \times M / m_i)$ завжди фіксоване, тому при побудові зворотного перетворювача також можуть використатися таблиці станів. Вибір реалізації таблиць станів для інтегрального виконання також може бути гнучким, тобто таблиці станів можуть бути реалізовані як на основі пам'яті, так і на основі довільної логіки.

Реалізація процедур модулярного додавання й множення залежить від значення модуля, але важливо ще раз підкреслити, що розрядність модулярних суматорів й множників у такій системі буде значно менше розрядності вихідних даних, і ці операції будуть виконуватися паралельно й незалежно один від одного для кожного значення модуля. Інтегральне виконання модулярних обчислювальних процедур також дозволяє гнучко підходити до їхньої реалізації.

Традиційно виділяють наступні підходи до побудови модулярних суматорів [9]:

- пряма логічна реалізація з використанням двійкових блоків;
 - реалізація на основі таблиць станів;
 - гібридний або змішаний метод реалізації (використання таблиць станів поряд із двійковими блоками);

Перший з методів припускає реалізацію модулярного суматора на основі двійкових функціональних блоків (суматорів, ви, мультиплексорів і т.п.) і викликає найбільший інтерес, оскільки залишає за собою широкий вибір у реалізації внутрішньої структури такого суматора.

Даний підхід інтенсивно розвивається, оскільки, по-перше, дозволяє повною мірою використати багатий досвід проектування двійкових пристроїв, а по-друге, надає більшу гнучкість при реалізації кожного компонента в складі всієї системи залежно від конкретних умов (значення модуля, вимог по займаній площі й швидкодії й т.д.) Так, наприклад, для молодших значень модулів можливі методи побудови з мінімізацією їхньої площі. Для старших значень модулів, які визначають швидкодія системи, можливе застосування методів логічного синтезу швидких суматорів на основі BDD-технології [10].

Застосування другого підходу виправдано при наявності комірок пам'яті й невеликих значень модулів, а також коли деякі з операндів є константами. У цьому випадку частина обчислень можна зробити заздалегідь і вже отримані проміжні результати зберігати в таблицях, зменшуючи тим самим апаратні витрати.

Гібридний або змішаний метод реалізації модулярних суматорів являє собою комбінацію перших двох і використовує як звичайні двійкові блоки (зокрема суматори), так і таблиці станів, забезпечуючи компроміс між швидкодією й апаратними витратами для деяких значень модулів.

Апаратна реалізація модулярного множення також визначається конкретними умовами й вимогами при проектуванні того або іншого пристрою. Для невеликих значень модулів (до 7-8 біт) доцільно застосовувати реалізацію на основі індексного або дискретно-логічного представлення операндів, що дозволяє замінити операцію множення по модулі m_i операцією додавання по модулі $(m_i - 1)$ відповідно до формули:

$$\left\lfloor q_j + q_k \right\rfloor_{m_i} \Leftrightarrow g^{\left\lfloor i_j + i_k \right\rfloor_{m_i - 1}}, \quad (7)$$

де q_j й q_k операнди (представлені в модулярному виді), g – первісний корінь. Недоліками даного методу модулярного множення є те, що він застосовний тільки для модулів, що є простими числами, а також наявність прямого й зворотного індексного перетворення, реалізація яких вимагає додаткових апаратних витрат. Крім того, існують методи побудови швидкодіючих схем перемножувачів. Так, наприклад, для модулів виду $(2^n + 1)$ й $(2^n - 1)$ доцільне застосування алгоритму Бута при побудові модулярних перемножувачів.

Для оцінки ефективності використання апарата модулярної арифметики була розроблена структура модулярного суматора на мові AHDL і реалізована на ПЛІС фірми Altera MAX7000 та MAX9000 Швидкодія роботи суматорів в базисі Галуа до суматорів в базисі Радемахера спостерігається при їх реалізації на кристалах ПЛІС MAX7000 та MAX9000 відповідно більша в 4,6 та 6,2 рази.

На закінчення узагальнимо основні результати роботи:

- апарат модулярної арифметики в сполученні зі звичайною двійковою арифметикою може бути використаний при побудові спеціалізованих конвеєрних обчислювачів у прямих цифрових синтезаторах частоти з метою підвищення максимальної синтезованої частоти пристроєм і зменшенням його енергоспоживання за рахунок ліквідації схем переносу у кристалі DDS;
- для підвищення швидкодії синтезаторів доцільно внутрішню структуру будувати на основі паралельних методів реалізації [12];
- інтегральне виконання прямих цифрових синтезаторів частоти із застосуванням апарата модулярної арифметики дозволяє гнучко підходити до реалізації основних модулярних обчислювальних процедур, застосовуючи спеціалізовані методи зменшення площі або збільшення швидкодії залежно від вимог, пропонованих до них.

Висновки

В роботі розглянуто принципи реалізації прямих цифрових синтезаторів частоти (DDS – Direct Digital Synthesizers) із накопичувачем кодів на основі медулярних суматорів у програмованих логічних інтегральних схем. Проаналізовано функціональні схеми таких суматорів та способи нарощування розрядності суматорів, які є основою побудови накопичувачів коду. Розроблено експериментальний синтезатора дворівневого сигналу з накопичувачем кодів на основі суматора Галуа та класичного накопичувального суматора, проведено порівняння максимальної синтезованої частоти синтезаторами цих двох типів. Швидкодія роботи суматорів в базисі Галуа до суматорів в базисі Радемахера спостерігається при їх реалізації на кристалах ПЛІС MAX7000 та MAX9000 відповідно більша в 4,6 та 6,2 рази.

Отже підтверджено, що використання синтезаторів частоти на основі накопичувачів у модулярній арифметиці є перспективним напрямком розвитку цифрових обчислювальних ситезаторів. Використання у структурі DDS медулярних суматорів, а в перспективі і перемножувачів кодів, дасть можливість розширити діапазон синтезованих сигналів, збільшити ефективність використання площі кристалу, за рахунок відмови від систем синхронізації біжучого переносу, а отже зменшити кількість елементів на кристалі. Зменшення кількості елементів на кристалі, дасть можливість зменшити енергоспоживання синтезатора, що у свою чергу дасть можливість використовувати такі синтезатори у портативній апаратурі.

Література

1. Полікаровських О.І Застосування нового теоретико-числового базису для побудови високошвидкісних обчислювальних синтезаторів частоти (DDS)/Полікаровських О.І. /Вимірвальна та обчислювальна техніка в технологічних процесах. – 2013. – № 1. – С.20-27.
2. Акушский И.Я., Юдицкий Д.И. Машинная арифметика в остаточных классах. – М.: Сов. радио, 1968. – 440 с.
3. Николайчук Я.М Коды поля Галуа: теория та застосування / Николайчук Я.М – Тернопіль: ТзОВ «Тернограф», 2012. – 576 с.
4. Торгашев В.А. Система остаточных классов и надежность ЦВМ. – М.: Сов. радио, 1973. – 120 с.
5. Амербаев В.М. Теоретические основы машинной арифметики. – Алма-Ата: Наука, 1976. – 324 с.
6. Стемповский А.Л., Корнилов А.И., Семенов М.Ю. Особенности реализации устройств цифровой обработки сигналов в интегральном исполнении с применением модулярной арифметики // Информационные технологии. – 2004. – № 2. – С. 2-9.
7. AD9958: Двоканальный синтезатор прямого цифрового синтеза з швидкодією 500MSPS і 10-розрядним ЦАП // [Режим доступу]: <http://www.analog.com/ru/rfif-components/direct-digital-synthesis-dds/ad9958/products/product.html>
8. Корнилов А.И., Семенов М.Ю., Калашников В.С. Методы аппаратной оптимизации сумматоров для двух операндів в системе остаточных классов // Изв. ВУЗов. Электроника. – 2004. – № 1. – С. 75-82.
9. Корнилов А.И., Семенов М.Ю., Ласточкин О.В. Принципы построения модулярных индексных множителей // Изв. ВУЗов. Электроника. – 2004. – № 2. – С. 48-55.
10. Bayoumi M.A., Jullien G.A., Miller W.C. A VLSI Implementation of Residue Adders // IEEE Trans. on Circuits and Systems. – 1987. – V. 34, № 3. – P. 284-288.

11. Корнилов А.И., Исаева Т.Ю., Семенов М.Ю. Методы логического синтеза сумматоров с ускоренным переносом по модулю (2n-1) на основе BDD-технологии // Изв. ВУЗов. Электроника. – 2004. – № 3. – С. 54-60.

12. Полікаровських О.І Архітектура прямого цифрового синтезатора частоти для рішень цифрового радіо/Полікаровських О.І // Вісник Хмельницького національного університету. – 2012.Том.3. – С.142-146

References

1. Polikarovs'kih O.I Zastosuvannja novogo teoretiko-chislovogo bazisu dlja pobudovi visokoshvidkisnih obchisljuval'nih sintezatoriv chastoti (DDS)/Polikarovs'kih O.I./Vimirjuval'na ta obchisljuval'na tehnika v tehnologichnih procesah. – 2013. – № 1. – S.20-27.
2. Akushskij I.Ja., Judickij D.I. Mashinnaja arifmetika v ostatochnyh klassah. – M.: Sov. radio, 1968. – 440 s.
3. Nikolajchuk Ja.M Kodi polja Galua: teorija ta zastosuvannja / Nikolajchuk Ja.M – Ternopil': TzOV «Ternograf», 2012. – 576 s.
4. Torgashev V.A. Sistema ostatochnyh klassov i nadezhnost' CVM. – M.: Sov. radio, 1973. – 120 s.
5. Amerbaev V.M. Teoreticheskie osnovy mashinnoj arifmetiki. – Alma-Ata: Nauka, 1976. – 324 s.
6. Stempkovskij A.L., Kornilov A.I., Semenov M.Ju. Osobennosti realizacii ustrojstv cifrovoj obrabotki signalov v integral'nom ispolnenii s primeneniem modul'noj arifmetiki // Informacionnye tehnologii. – 2004. – № 2. – S. 2-9.
7. AD9958: Dvokanal'nij sintezator prjamoogo cifrovogo sintezu z shvidkodieju 500MSPS i 10-rozrjadnim CAP // [Rezhim dostupu]: <http://www.analog.com/ru/rfif-components/direct-digital-synthesis-dds/ad9958/products/product.html>
8. Kornilov A.I., Semenov M.Ju., Kalashnikov V.S. Metody apparatnoj optimizacii summatorov dlja dvuh operandiv v sisteme ostatochnyh klassov // Izv. VUZov. Jelektronika. – 2004. – № 1. – S. 75-82.
9. Kornilov A.I., Semenov M.Ju., Lastochkin O.V. Principy postroeniya modul'jarnyh indeksnyh umnozhitel'ej // Izv. VUZov. Jelektronika. – 2004. – № 2. – S. 48-55.
10. Bayoumi M.A., Jullien G.A., Miller W.C. A VLSI Implementation of Residue Adders // IEEE Trans. on Circuits and Systems. – 1987. – V. 34, № 3. – P. 284-288.
11. Kornilov A.I., Isaeva T.Ju., Semenov M.Ju. Metody logicheskogo sinteza summatorov s uskorennyim perenosom po modulju (2n-1) na osnove BDD-tehnologii // Izv. VUZov. Jelektronika. – 2004. – № 3. – S. 54-60.
12. Polikarovs'kih O.I Arhitektura prjamoogo cifrovogo sintezatora chastoti dlja rishen' cifrovogo radio/Polikarovs'kih O.I // Visnik Hmel'nic'kogo nacional'nogo universitetu. – 2012.Том.3. – S.142-146

Рецензія/Peer review : 8.7.2013 р. Надрукована/Printed : 21.12.2013 р.

УДК 004.93'12

Д.М. ФЕДОРОВ

Національний авіаційний університет

УДОСКОНАЛЕННЯ МЕТОДУ СПІВВІДНОШЕНЬ КОЛЬОРОВИХ КОМПОНЕНТ ДЛЯ ВИДІЛЕННЯ ОБРИСІВ ОБЛИЧЧЯ

Описано метод співвідношень кольорових компонент для виділення обрисів обличчя. Показано, що існують приклади зображень облич, на яких даний метод спрацьовує гірше, ніж на інших, і видає неприйнятний результат. Запропоновано удосконалення методу, яке полягає у використанні в ньому додаткової кольорової моделі СМΥК і її властивостей, що дозволяють уточнити алгоритм накладення масок у даному методі.

Ключові слова: область обличчя, розпізнавання зображень, алгоритм накладення масок.

D.M. FEDOROV

National aviation university

THE IMPROVEMENT OF COLOR COMPONENTS RATIOS METHOD FOR SELECTION OF FACE OUTLINE

There is described the method of ratios of each component to highlight the contours of the face. It is shown that there are examples of images of faces on which this method works worse than others, and gives unacceptable results. There is proposed an improvement of the method, which is to use it more CMYK color model and its properties, which allow to refine the algorithm overlay masks in this method.

Keywords: face region, image recognition, algorithm of masks overlay.

Постановка задачі

Розпізнавання образів та аналіз зображень – один з напрямків штучного інтелекту, які найбільш динамічно розвиваються. Інтерес до даної області обумовлений, в першу чергу, високою практичною значимістю задач розпізнавання для різних галузей науки і техніки. Стрімкий розвиток апаратних можливостей пристроїв прийому, обробки, передачі та зберігання інформації вимагає постійного вдосконалення існуючих та розробки нових методів розпізнавання образів та аналізу зображень. Серед задач розпізнавання образів та аналізу зображень можна виділити в окремий клас завдання, пов'язані з розпізнаванням осіб.

Інтерес до задачі ідентифікації особи за фотознімком виник досить давно, ще в кінці XIX століття в рамках розвитку методів криміналістики [1]. Перші підходи до ідентифікації осіб ґрунтувались на співставленні відношень відстаней між антропометричними точками обличчя. Для їх застосування потрібно було знати ракурс зйомки (на практиці використовувалися фотографії моделі голови, зроблені для всіх можливих ракурсів із заданим кроком по куту візування за широтою та довготою) і точну локалізацію обличчя та антропометричних ознак.

З появою електронно-обчислювальних машин природним було прагнення перенести існуючі методи