Метод побудови програмно-апаратної архітектури для реалізації AES шифрування на основі FPGA
Вантажиться...
Дата
2023
Автори
Юрчук, Андрій Олексійович
Назва журналу
Номер ISSN
Назва тому
Видавець
Хмельницький національний університет
Анотація
Запропоновано удосконалений метод побудови програмно- апаратної архітектури для реалізації AES шифрування на основі FPGA. Розроблено систему з розділенням червоного/чорного з незалежними реалізаціями шифрування та дешифрування GCM з використанням AES для передачі автентифікованої та зашифрованої інформації між двома процесорами Nios II. Реалізація системи була оцінені на ПЛІС Cyclone V на основі метрик високої продуктивності, низького використання ресурсів та балансу між ними. Проведено аналіз використання ресурсів, отримано підтвердження факту підвищення швидкодії AES шифрування щляхом реалізації програмно-апаратної архітектури на основі FPGA.
Опис
Ключові слова
123 Комп’ютерна інженерія, FPGA, архітектура, програмно-апаратний засіб, архітектура системи, реалізація AES шифрування
Бібліографічний опис
Юрчук А. О. Метод побудови програмно-апаратної архітектури для реалізації AES шифрування на основі FPGA : кваліфікаційна робота магістра : 123 Комп’ютерна інженерія / А. О. Юрчук ; Хмельниц. нац. ун-т. – Хмельницький, 2023. – 151 с.