Криптографічний прискорювач на базі ПЛІС для забезпечення цілісності даних у вбудованих системах
Вантажиться...
Дата
2026
Автори
Назва журналу
Номер ISSN
Назва тому
Видавець
Хмельницький національний університет
Анотація
Кваліфікаційна робота бакалавра присвячена розробці та дослідженню криптографічного прискорювача AES-128 у режимі CTR на базі програмованої логічної інтегральної схеми. Актуальність теми зумовлена зростанням обсягів мережевого обміну даними та потребою у швидкому апаратному шифруванні повідомлень, файлів і потоків телеметрії без перевантаження центрального процесора. Метою роботи є проєктування, реалізація та тестування апаратно-програмного комплексу для шифрування даних у режимі AES-CTR. Для досягнення мети проаналізовано розвиток криптографічних прискорювачів, обґрунтовано вибір алгоритму AES-128 і режиму CTR, розроблено RTL-модулі мовою Verilog, створено тестові стенди, Python-еталон, GUI-демонстратор і виконано симуляційну перевірку в середовищах Icarus Verilog та GTKWave.
Опис
Ключові слова
123 Комп’ютерна інженерія, AES-128, CTR, FPGA, ПЛІС, VERILOG, RTL, криптографічний прискорювач, цілісність даних, вбудовані системи
Бібліографічний опис
Ковбель І. В. Криптографічний прискорювач на базі ПЛІС для забезпечення цілісності даних у вбудованих системах : кваліфікаційна робота бакалавра : 123 Комп’ютерна інженерія / Хмельницький національний університет. Хмельницький, 2026. 86 с.