Програмно-технічний засіб реалізації процесорного ядра архітектури MIPS на основі FPGA
Вантажиться...
Дата
2026
Назва журналу
Номер ISSN
Назва тому
Видавець
Хмельницький національний університет
Анотація
Кваліфікаційна робота бакалавра присвячена розробці та дослідженню програмно-технічного засобу реалізації процесорного ядра архітектури MIPS на базі сучасної ПЛІС-платформи. Актуальність теми зумовлена зростанням вимог до продуктивності, гнучкості та швидкодії обробки даних у вбудованих системах, спеціалізованих обчислювачах, контролерах енергоспоживання та елементах інтелектуальної інфраструктури. Своєчасний аналіз навантаження, керування живленням, порівняння параметрів та виконання команд дає змогу попереджати аварійні ситуації, знижувати енерговитрати і підвищувати загальну ефективність експлуатації цифрових систем.
Метою роботи є проєктування, реалізація та тестування апаратно-програмного комплексу для збору, аналізу, оброблення й автоматичного реагування на зміну вхідних даних у реальному часі. Для досягнення поставленої мети було виконано аналіз сучасних підходів до побудови процесорних ядер, обрано елементну базу ПЛІС, розроблено структурну та функціональну схеми пристрою, спроєктовано модулі процесора мовою Verilog і проведено часове моделювання для верифікації результатів розробки
Опис
Ключові слова
123 Комп’ютерна інженерія, АЛП, архітектура MIPS, верифікація, моніторинг, ПЛІС (FPGA), процесорне ядро, Verilog
Бібліографічний опис
Дмитришен Я. О. Програмно-технічний засіб реалізації процесорного ядра архітектури MIPS на основі FPGA : кваліфікаційна робота бакалавра : 123 Комп’ютерна інженерія / Хмельницький національний університет. Хмельницький, 2026. 87 с.