Програмно-технічний засіб реалізації процесорного ядра архітектури MIPS на основі FPGA
| dc.contributor.author | Дмитришен, Ярослав Олександрович | |
| dc.date.accessioned | 2026-06-02T20:50:03Z | |
| dc.date.available | 2026-06-02T20:50:03Z | |
| dc.date.issued | 2026 | |
| dc.description.abstract | Кваліфікаційна робота бакалавра присвячена розробці та дослідженню програмно-технічного засобу реалізації процесорного ядра архітектури MIPS на базі сучасної ПЛІС-платформи. Актуальність теми зумовлена зростанням вимог до продуктивності, гнучкості та швидкодії обробки даних у вбудованих системах, спеціалізованих обчислювачах, контролерах енергоспоживання та елементах інтелектуальної інфраструктури. Своєчасний аналіз навантаження, керування живленням, порівняння параметрів та виконання команд дає змогу попереджати аварійні ситуації, знижувати енерговитрати і підвищувати загальну ефективність експлуатації цифрових систем. Метою роботи є проєктування, реалізація та тестування апаратно-програмного комплексу для збору, аналізу, оброблення й автоматичного реагування на зміну вхідних даних у реальному часі. Для досягнення поставленої мети було виконано аналіз сучасних підходів до побудови процесорних ядер, обрано елементну базу ПЛІС, розроблено структурну та функціональну схеми пристрою, спроєктовано модулі процесора мовою Verilog і проведено часове моделювання для верифікації результатів розробки | |
| dc.identifier.citation | Дмитришен Я. О. Програмно-технічний засіб реалізації процесорного ядра архітектури MIPS на основі FPGA : кваліфікаційна робота бакалавра : 123 Комп’ютерна інженерія / Хмельницький національний університет. Хмельницький, 2026. 87 с. | |
| dc.identifier.uri | https://elar.khmnu.edu.ua/handle/123456789/21162 | |
| dc.language.iso | uk | |
| dc.publisher | Хмельницький національний університет | |
| dc.subject | 123 Комп’ютерна інженерія | |
| dc.subject | АЛП | |
| dc.subject | архітектура MIPS | |
| dc.subject | верифікація | |
| dc.subject | моніторинг | |
| dc.subject | ПЛІС (FPGA) | |
| dc.subject | процесорне ядро | |
| dc.subject | Verilog | |
| dc.title | Програмно-технічний засіб реалізації процесорного ядра архітектури MIPS на основі FPGA | |
| dc.type | Бакалаврські роботи |
Файли
Контейнер файлів
1 - 1 з 1
Ліцензійна угода
1 - 1 з 1
- Назва:
- license.txt
- Розмір:
- 4.26 KB
- Формат:
- Item-specific license agreed upon to submission
- Опис: